Witam,
Co to za procesor PPlain? Dość ciężko znaleźć o nim jakieś informacje (na polskim google tylko jedna strona!, na zagranicznym więcej, ale nie związanych).
Czytam kurs o programowaniu w asemblerze dotyczącego parowania instrukcji (wykonywania dwóch instrukcji naraz). W nagłówku kursu pisze, że powinno się tego używać dla PPlain and PMMX.
Mój procesor.
Intel Pentium M Processor 730
533 MHz FSB, Supports Enhanced Intel SpeedStep Technology
1.60 GHz
2 MB Cache
lub w skrócie Intel Centrino 1.6 Sonoma
Wie ktoś może ile maksymalnie instrukcji naraz może wykonać mój procesor (lub dowolny inny, byłbym wdzięczny za jakiś adres do zasobu internetowego)? W PPlain i PMMX są dostępne dwa "pipe" (nie znam polskiego tłumaczenia - kanał, rura?) : U i V - Czyli parowanie do dwóch instukcji. Jednak jak to jest we współczesnych procesorach?
Zdaje się, że technologia out-of-order execution sprzętowo nieco pomaga w parowaniu (automatycznie zmieniając kolejność wykonywania rozkazów). Na jakich procesorach jest ona dostępna?
Wydawało mi się, że na moim procesorze ta technologia powinna się znajdować. Tymczasem gdy zmieniam kolejność rozkazów w prostej pętli w asemblerze (wykonywanej kilka milionów razy) to czas wykonania się lekko zmienia (zmiana rzędu pół procenta, ale zawsze). Mimo iż zmiana kolejności nie wpływa na inne zależności między danymi.