Witam
Jednym z moich kolokwiów zaliczeniowych jest test wielokrotnego wyboru. Jest ok. 15 pytania a suma pkt była 35. Nie mam pomysłu jak go rozwiązywać. Nawet jeśli znam poprawną odp to może ich być więcej i wtedy za mało pkt dostaje. A znowu jak wybiorę dobrą i złą odpowiedź to mam 0 za zadanie. Może ktoś rzucić okiem na to? (pogrubiłem swoje strzały) Jakiś pomysł jak działać jeśli nie jestem pewien co zaznaczyć?

  1. W architekturze von Neumana
    a) komórki pamięci mają adresy będące wyłącznie wielokrotnością podstawy użytego systemu liczbowego
    b) bez analizy zawartości pamięci nie można jednoznacznie określić czy dany blok pamięci zawiera kod programu czy danych
    c) zmienne programu przechowywane są w komórkach pamięci o adresach parzystych a kod programu - nieparzystych.
    d) zorganizowana jest pamięć operacyjna komputera

  2. Zapisz w systemie szesnastkowym liczbę binarną: 1111 1010 1100 1110
    FACE

  3. Określić stan flagi Sign (znak), Carry (przeniesienie), Zero i Overflow (nadmiar) po wykonaniu działania (-5)+7 (argumenty 4 bitowe, kodowanie U2)
    S = 0
    C = 1
    Z = 0
    O = 0

  4. Pamięć podręczna L1
    a) zoptymalizowana jest pod kątem minimalizacji czasu dostępu
    b) wykorzystuje pełną skojarzeniowość
    c) wykorzystuje najczęściej algorytm write-through
    d) jest współdzielona przez rdzenie procesora

  5. Wykonanie rozkazu xor eax,eax da w wyniku:
    a) eax=0 i flaga z=1
    b) eax=1 i flaga z=0
    c) eax=0 i flaga Z=0
    d) wynik będzie zależny od wartości początkowej rejestru eax

  6. Procesory CISC cechuje:
    a) wiele różnych trybów adresowania
    b) prosta realizacja przetwarzania potokowego - dzięki dużej liczbie złożonych i specjalizowanych instrukcji
    c) obecność instrukcji upraszczających ręczne programowanie w jeżyku assembler
    d) bardzo mały pobór prądu

  7. System przerwań zgodny z architekturą x86 obejmuje:
    a) przerwanie chronione i wirtualne
    b) przerwanie nie maskowane
    c) przerwanie sprzętowe: zew i wew (wyjątki) oraz programowe
    d) przerwania modelowane fazą sygnały zegarowego

  8. Liczbę zmiennoprzecinkową R można zapisać za pomocą liczb całkowitych: S-znak, M-mantysa-ułamek, W-wykładnik, P-podstawa systemu liczbowego, powiązanych zależnością:
    a) R=SMlogP(W)
    b) R=PMS*W
    c) R=SMP^W

  9. Funkcje systemowe w Linuxie (system calls) uruchamia się wywołując przerwanie:
    a) programowe 80h
    b) programowe 21h
    c) sprzętowe 80h
    d) sprzętowe 21h

  10. Procesory ARM Cortex używane obecnie na szeroką skale np. do urządzeń przenośnych maja architekturę typu:
    a) RISC
    b) CISC
    c) SPARC
    d) CISC przekształconą wewnętrznie do RISC

  11. Jednostka arytmetyczno-logiczna (ALU) w procesorach służy do:
    *a) wykonywania operacji m.in.: -, +, , and, or, and, shl, shr,**
    b) steruje przełączanie bloków (procesora miedzy wyliczaniem ?) instrukcji arytmetycznych i logicznych
    c) może obliczać komórki pamięci i sterować wykonywaniem skoków warunkowych

  12. DMA wprowadzono aby:
    a) procesor nie musiał się czynnie zajmować się transferem danych (I/O-pamięć)
    b) maksymalizować przepustowość urządzeń I/O-pamięć
    c) poprawić efektywność działania systemu przerwań
    d) poprawić efektywność działania pamięci cashe
    e) system efektywniej przeciążał kontekst procesu

  13. Z przetwarzaniem potokowym wiążą się:
    a) hazardy danych
    b) konflikty w dostępie do różnych jednostek wykonawczych procesora
    c) utrata spójności pamięci cashe
    d) spekulacyjne wykonywanie instrukcji warunkowych / skoków
    e) uruchamianie procesów systemowych i użytkowników w dwóch oddzielnych potokach

  14. Problemem występującym w zapisie binarnym liczb wykorzystujących bit znaku (np. float, znak+modul) jest występowanie:
    a) podwójnego zera
    b) NaN (NEt a Number)
    c) symboli nie oznaczonych
    d) wyjątków zgłaszanych przez CPU

  15. Wykonując rozkaz mov eax,[var] (składnia Intel'a), do rejestru eax wczytana zostanie:
    a) wartość zmiennej var
    b) adres pod którym umieszczona jest zmienna var
    c) adres segmentu pamięci w którym umieszczona jest zmienna var
    d) wartość przechowywana w obszarze pamięci rozpoczynającym się od adresu określonego wartością var

  16. Cykl rozkazowy procesora składa się z następujących sekwencji:
    a) pobranie instrukcji -> inkrementacja licznika rozkazów -> dekodowanie instrukcji -> wykonanie operacji -> zapis wyniku operacji i/lub ustawienie flag
    b) pobranie instrukcji -> dekodowanie instrukcji -> ustawienie flag -> wykonanie operacji -> zapis wyniku operacji
    c) pobranie instrukcji -> dekodowanie instrukcji -> wykonanie operacji -> zapis wyniku operacji i/lub ustawienie flag -> inkrementacja licznika rozkazów
    d) pobranie instrukcji -> dekodowanie instrukcji -> wykonanie operacji -> zapis wyniku (...?)

  17. Cecha architektury harwardzkiej jest:
    a) przechowywanie zmiennych w pamięci wspólnie z kodem programu
    b) rozdzielenie pamięci danych od pamięci programu
    c) przechowywanie zmiennych w pamięci dynamicznej a kodu program w pamięci statycznej
    d) posiadanie oddzielnych magistral: pamięci danych I pamieci programu

  18. Zapisać w systemie szesnastkowym liczbe binarną: 1101 0101 1011 1001
    D5B9

  19. Określić stan flagi Sign (znak), Carry (przeniesienie), Zero i Overflow (nadmiar) po wykonaniu działania (-7)+5 (argumenty 4 bitowe, kodowanie U2)
    S = 1
    C = 0
    Z = 0
    O = 0

  20. Przesunięcie zawartości rejestru eax w lewo o dwa bity odpowiada:
    a) mnożeniu wartości w eax przez 2
    b) mnożeniu przez 4 zawartości komórki pamięci wskazanej przez wartość w rejestrze
    c) mnożeniu wartości w rejestrze przez 4
    d) dzieleniu wartości w rejestrze przez 4

  21. Cechą pamięci SDRAM jest:
    a) cykliczne odświeżanie zawartości
    b) podział na banki
    c) podział adresu na adres rządu i kolumny
    d) przechowywanie zawartości po wyłączeniu zasilania
    e) możliwości łatwej alokacji pamięci

  22. Licznik rozkazów procesora (PC-program counter, IP – instruction pointer) jest to rejestr służący do:
    a) odmierzania czasu wykonywania danej procedury przez procesor
    b) wyznaczania adresu skoku względnego
    c) generowania przerwania co określoną liczbę wykonanych instrukcji
    d) przechowywanie adresu kolejnej instrukcji do pobrania i wykonania

  23. Stosując kod uzupełnień do dwóch (U2), w zmiennej ośmiobitowej można poprawnie zapisać wartość z zakresu:
    a) 0 - 255
    b) -128 - 127
    c) -127 – 128

  24. Liczbę zmienno przecinkową R można zapisać za pomocą liczby całkowitej: S-znak, M-mantysa-ułamek, W-wykładnik, P-podstawa systemu liczbowego, powiązanych zależnością:
    a) R = SMP^W
    b) R = PMS^W
    c) R = SMlogP(W)

  25. Jaki typ zależności w kodzie rozwiązuje technika przemianowania rejestrów:
    a) WaR
    b) RaW
    c) WaW
    d) WaR i WaW
    e) WaR i RaW
    f) wszystkie kombinacje powyższych ??

  26. Korzyści odnoszone z obecności pamięci podręcznej cashe w systemie komputerowym związane są z:
    a) lokalnością odniesień w kodzie programu, odpowiednia organizacją danych w pamięci RAM
    b) lokalnością czasową – częstotliwością odwołań do określonych danych i kodu programu
    c) czasem dostępu do głównej pamięci operacyjnej
    d) mapowaniem portów I/O w przestrzeni adresowej procesora

  27. Z punktu widzenia teorii układów cyfrowych procesor jest układem:
    a) sekwencyjnym
    b) proporcjonalnym
    c) kombinacyjnym
    d) liniowym

  28. Przerzutnik może być traktowany jako:
    a) podstawowy element funkcjonowania pamięci/rejestru
    b) układ przełączający magistrale: danych i adresową
    c) program obsługi kilku monitorów ekranowych w środowisku graficznym
    d) element portu wyjściowego
    e) element portu wejściowego

  29. Algorytm Write-Back:
    a) jest stosowany w obsłudze pamięci wirtualnej
    b) nie jest stosowany w obsłudze pamięci cashe
    c) jest stosowany w kontrolerze przerwań
    d) powoduje potencjalne problemy ze spójnością danych w pamięci cashe i RAM

  30. Obsługa zdarzenia typu błąd strony (page faule) odbywa się przez:
    a) zgłoszenie przerwania nie maskowanego
    b) zgłoszenie wewnętrznego przerwania CPU - wyjątku
    c) polling
    d) użycie kanału DMA do przesłania brakującej strony

  31. Najnowsze procesory zgodne z x86 (i5, i7, itp.):
    a) posiadają zintegrowany kontroler pamięci
    b) posiadają wiele jednostek wykonawczych o zróżnicowanej funkcjonalności
    c) mogą równolegle wykonywać kilkanaście instrukcji (w obrębie jednego rdzenia)
    d) posiadają pamięć cashe L3 odrębna dla każdego rdzenia
    e) posiadają zintegrowany mostek północny