Działanie pojedynczej bramki logicznej

0

Zastanawiam się ostatnio, jak działa pojedyncza bramka np. AND? Wiadomo, że dla dwóch stanów wysokich da nam na wyjściu stan wysoki, a w przeciwnym wypadku stan niski, ale no właśnie. Jak jest zbudowany ten pojedynczy element (co się kryje we wnętrzu =D- tej "litery D"?) Skąd on wie, że ma dać stan wysoki na wyjściu?

1

Bramki są oparte o tranzystory, które to posiadają odpowiednie właściwości by zbudować coś takiego. tutaj przykład AND

title

Dokładnie tu masz układ na tranzystorach bipolarnych... o matko laborki z elementów elektroniki mi się przypominają :D

Edit. łap jeszcze to, jak jesteś kumaty to ogarniesz http://www-old.wemif.pwr.wroc.pl/lpp/tematy_cwiczen/zip/cwiczenia_zip_zima/cw2_tranzystor_bipolarny.pdf Na screnie wyżej jest układ WE (o wspólnym emiterze)

4

Współcześnie w scalonych układach cyfrowych raczej nie stosuje się bramek opartych na tranzystorach bipolarnych, bo zużywają one znacznie więcej prądu niż CMOS. Tranzystory bipolarne wymagają ciągłego przepływu prądu przez bazę, aby były w stanie "otwartym", i ten ciągły przepływ prądu jest zjawiskiem niepożądanym.

Ponadto taki układ z rezystorami i tranzystorami bipolarnymi ma znaczenie jedynie edukacyjne i byłby bardzo powolny i niepraktyczny.
Szybkość pracy takiego układu byłby ograniczony stałą RC układu - każdy tranzystor ma pojemności międzyzłączowe. Dlatego zamiast rezystorów stosuje się tranzystory i w ten sposób powstają bramki typu TTL (transistor-transistor logic), które są zbudowane wyłącznie z tranzystorów. Jednak nie rozwiązuje to problemu z dużym poborem prądu, więc TTL chyba nie są stosowane na szeroką skalę obecnie i niemal wszystko jest na CMOS.

Tu masz wyjaśnione jak się buduje bramki CMOS, które są podstawą współczesnych mikroprocesorów:

https://www.allaboutcircuits.com/textbook/digital/chpt-3/cmos-gate-circuitry/

CMOS ma tę zaletę, że prąd pobierany jest wyłącznie w trakcie przełączania. Pobór prądu jest mniej więcej proporcjonalny do:

  • pojemności bramek tranzystorów (a ta jest związana z ich wielkością -> stąd układy wykonane w technologii 10 nm pobierają mniej prądu niż te wykonane w 14 nm).
  • napięcia zasilania układu
  • częstotliwości przełączania

1 użytkowników online, w tym zalogowanych: 0, gości: 1